• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    Gemäß dem vorgeschlagenen Prinzipist eine Phasenvergleichsschaltung (5) mit einem Referenzeingang(3) und einem Rückführungseingang(51) sowie einem Ausgang (52) mit daran angeschlossenem gesteuertenOszillator (8) vorgesehen. Ein Frequenzteiler (9) mit einstellbaremTeilerverhältnisist in den Rückführungspfaddes Phasenregelkreises (5) geschaltet. Der Phasenregelkreis umfassteine Frequenzeinstellanordnung (13) mit einem ersten und einem zweitenSteuereingang (1, 2) sowie einem ersten Ausgang zur Bereitstellungeines digitalen Stellsignals, welcher an den Frequenzteiler (9)angeschlossen ist und einen zweiten Ausgang zur Bereitstellung einesanalogen Steuersignals, welcher mit dem gesteuerten Oszillator (8)gekoppelt ist. Der erste Steuereingang (1) ist zur Einstellung einerFrequenz des Phasenregelkreises und der zweite Steuereingang zueiner Umschaltung der Frequenz des Phasenregelkreises um einen Frequenzoffsetausgebildet. Der Regelkreis kann vorteilhaft für die Kompensation von Frequenzoffsetsempfangener Signale verwendet werden.
    公开号:DE102004010365A1
    申请号:DE200410010365
    申请日:2004-03-03
    公开日:2005-09-22
    发明作者:Elmar Wagner
    申请人:Infineon Technologies AG；
    IPC主号:H03L7-10
    专利说明:
    [0001] DieErfindung betrifft einen Phasenregelkreis zur schnellen Frequenzumschaltungsowie ein Verfahren füreine schnelle Frequenzumschaltung in einem Phasenregelkreis. DieErfindung betrifft weiterhin eine Verwendung eines Phasenregelkreises.
    [0002] Phasenregelkreisewerden insbesondere in Empfangseinrichtungen bzw. Receivern zurErzeugung eines Oszillatorsignals verwendet, mit dessen Hilfe einempfangenes Signal auf eine Zwischenfrequenz umgesetzt wird. DieserMischvorgang wird auch als Zwischenfrequenzumsetzung bezeichnet. Besondersvorteilhaft ist dabei eine Zwischenfrequenzumsetzung auf die Zwischenfrequenz0, da ein so umgesetztes Signal besonders einfach weiterverarbeitetwerden kann. Ein Beispiel eines möglichen Problems bei einerFrequenzumsetzung lässtsich anhand einer Umsetzung von OFDM-Signalen (Orthogonal FrequencyDivision Multiplex Signale) erläutern.OFDM-Signale sind gepulste Signale und umfassen mehrere einzelneSubträgerunterschiedlicher Frequenz. Jeder Subträger übermittelt pro Puls ein Symbol,dass durch die Amplitude und die Phasenlage des Subträgers während desPulses gegeben ist. Die Gesamtheit aller Subträger pro Puls heißt OFDM-Symbol.
    [0003] Dieeinzelnen Subträgersind dadurch ausgezeichnet, dass die Kreuzkorrelation zwischen je zweiSubträgernim Idealfall den Wert 0 ergibt. Mit anderen Worten liegt im Frequenzraumein Nulldurchgang eines Subträgersimmer im Maximum eines Nachbarträgers.Die Frequenzen der einzelnen Subträger unterscheiden sich um dasn-fache einer Differenzfrequenz.
    [0004] BeiEmpfängern,die OFDM-Signale empfangen, besteht das Problem eines Gleichsignalanteils imSignalpfad des Receivers, der als DC-Offset bezeichnet wird. Diesist vor allem bei einem leichten Frequenzoffset des empfangenenSignals bezüglich deridealen Empfangsfrequenz von Bedeutung. Der Gleichsignalanteil wirdbei der Umsetzung im Empfängerauf die normalerweise von OFDM-Signalen nicht verwendete Centerfrequenzumgesetzt. Die spätereSignalverarbeitung kann diesen aber kompensieren. Bei einem zusätzlichenFrequenzoffset im empfangenen OFDM-Signal verschieben sich alle Subträger desOFDM-Signals umden Frequenzoffset. Dadurch überlagertsich gegebenenfalls ein Subträgerdes OFDM-Signals mit dem Gleichsignalanteil. Die Überlagerungkann von der nachfolgenden Signalverarbeitung nicht mehr kompensiertwerden und äußert sichin einer fehlerhaften Demodulation des von dem Gleichsignalanteil überlagertenSubträgers.
    [0005] DasProblem eines Gleichsignalanteils bei gleichzeitigem Frequenzversatzdes Trägerslässt sichbei OFDM-Empfängern,die auf eine Zwischenfrequenz ungleich 0 umsetzen, leicht beheben.Andererseits ist eine Frequenzumsetzung auf die Zwischenfrequenz0 insbesondere fürden Sendemodus sowie bei verschiedenen Modulationsarten erstrebenswert,da so Bauelemente fürden Sende- und den Empfangsmodus gemeinsam verwendet werden können.
    [0006] OFDM-Transceiver,in denen Sende- und Empfangseinheit gemeinsam implementiert sind, verwendendaher eine Umschaltung fürdie Zwischenfrequenzerzeugung, um das obige Problem eines verschobenenGleichsignalanteils zu lösen.Sendebetrieb und Empfangsbetrieb verwenden so verschiedene Lokaloszillatorsignale,so dass im Empfangsbetrieb die Zwischenfrequenz nicht mehr den Wert0, sondern mindestens die halbe Signalbandbreite beträgt. EinGleichsignalanteil im Empfängerpfadfällt dannnicht mehr in das Nutzsignalband.
    [0007] Daeine solche Umschaltung binnen weniger Mikrosekunden erfolgen muss,ist es kaum möglich, einennormalen Phasenregelkreis als Lokaloszillator durch entsprechendeAnsteuerung zu schalten. Vielmehr wird ein zusätzlicher Mischer verwendet,der das Lokaloszillatorsignal mit einem Hilfssignal geeigneter Frequenzumsetzt und so das gewünschtefrequenzverschobene Signal erzeugt. Ein Mischer erzeugt jedoch Störsignale,beispielsweise Harmonische der Zwischenfrequenz oder Spiegelsignale.Dadurch bleibt das Problem ungewünschterSignalanteile auf der Zwischenfrequenz weiter bestehen.
    [0008] Eineandere Lösungfür dieKompensation eines Gleichsignalanteils bei einem Frequenzoffseteines OFDM-Signals nach dem WLAN-Standard 802.11a ist der Druckschriftvon A.Behzad et. al. "20.4Direct conversion CMOS Transceiver with Automatic Frequency controlfor 802.11a Wireless LANs",ISSCC 2003, Session 20, Paper 20.4 zu entnehmen. Die dort beschriebeneMethode ist allerdings sehr aufwendig.
    [0009] Aufgabeder Erfindung ist es, einen Phasenregelkreis vorzusehen, der einesehr schnelle Frequenzumschaltung ohne langwieriges Einschwingen desRegelkreises ermöglicht.Eine weitere Aufgabe der Erfindung besteht darin, ein Verfahrenzur einer schnellen Frequenzumschaltung in einem Phasenregelkreisvorzusehen.
    [0010] DieseAufgaben werden mit den Gegenständender unabhängigenPatentansprüche1 und 7 gelöst.
    [0011] Erfindungsgemäß umfasstein Phasenregelkreis eine Phasenvergleichsschaltung mit einem Referenzfrequenzeingang,einem Rückführungseingangund einem Ausgang. Die Phasenvergleichsschaltung ist an einen gesteuertenOszillator angeschlossen. Ein Frequenzteiler mit einem einstellbarenTeilerverhältnisin einem Rückführungspfaddes Regelkreises ist mit seinem Signaleingang an einen Ausgang desgesteuerten Oszillators und mit seinem Signalausgang an den Rückführungseingangder Phasenvergleichsschaltung angeschlossen. Der Phasenregelkreisumfasst weiterhin eine Frequenzeinstellanordnung mit einem erstenSteuereingang zur Einstellung einer Frequenz des Oszillators, einemzweiten Steuereingang fürein Signal zu einer Verschiebung der Frequenz des Oszillators undmit einem ersten Ausgang zur Bereitstellung eines digitalen Steuersignalssowie einen zweiten Ausgang zur Bereitstellung eines analogen Steuersignals.Der erste Ausgang ist an den Frequenzteiler angeschlossen, während derzweite Ausgang mit dem gesteuerten Oszillator gekoppelt ist.
    [0012] Vorteilhaftdient der erste Steuereingang zur Einstellung der Frequenz des Phasenregelkreises über dieEinstellung des Teilerverhältnisses,während derzweite Steuereingang nur fürSignale zu einer Verschiebung der Frequenz und damit für einenFrequenzoffset verwendet wird. Dabei wird das Signal zur Frequenzverschiebungeinerseits dem digitalen Frequenzteiler zugeführt und andererseits direktan den gesteuerten Oszillator füreine Frequenzverschiebung gelegt. Dadurch erzeugt der gesteuerte Oszillatorsehr schnell ein Ausgangssignal mit der verschobenen Frequenz, während derPhasenregelkreis Zeit fürseine Regelstellung erhält.Wenn der gesteuerte Oszillator durch Anlegen des zweiten Steuersignalsimmer noch eine geringe Abweichung von der durch Signale am erstenund am zweiten Steuereingang eingestellten Sollfrequenz aufweist, wird diesdurch den Phasenregelkreis korrigiert. Die Sollfrequenz wird jedochdurch das Anlegen des zweiten Steuersignals deutlich schneller erreicht.
    [0013] Dasnun um einen bestimmten Betrag frequenzverschobene Ausgangssignaldes Phasenregelkreises kann bevorzugt als Lokaloszillatorsignal dazuverwendet werden, bei einer Frequenzumsetzung einen Frequenzversatzeines umzusetzenden Signals zu kompensieren und damit den im empfangenenSignal vorhandenen Frequenzoffset zu korrigieren. Ein in einem Empfängerpfadentstandener Gleichsignalanteil kann so leicht detektiert und korrigiertwerden.
    [0014] DasVerfahren zur Frequenzeinstellung mit Frequenzoffset in einem Phasenregelkreisumfasst die Schritte: – Bereitstellen eines Phasenregelkreises; – Anlegeneines ersten Steuersignals an einen einstellbaren Frequenzteilerdes Phasenregelkreises zur nominalen Frequenzeinstellung eines Ausgangssignalsdes Phasenregelkreises; – undAnlegen eines zweiten Steuersignals an einen gesteuerten Oszillatordes Phasenregelkreises zur Einstellung eines Frequenzoffsets des Ausgangssignalsdes Phasenregelkreises.
    [0015] Esist dabei zweckmäßig, wenndas erste Steuersignal vor Anlegen aus einem Kanaleinstellsignalund dem zweiten Steuersignal erzeugt wird. Das Kanaleinstellsignalentspricht dabei der nominellen gewünschten Ausgangsfrequenz desPhasenregelkreises ohne Frequenzoffset.
    [0016] Mitdem erfindungsgemäßen Verfahrenlässt sichsomit sehr schnell die Ausgangsfrequenz eines Phasenregelkreisesum einen durch das zweite Steuersignal bestimmten Wert verschieben.Der eigentliche Phasenregelkreis mit seinem Phasendetek tor sowieseinem Frequenzteiler im Rückführungspfad desRegelkreises gewinnt dadurch zusätzlicheZeit zum Nachregeln und zur genauen Einstellung auf die gewünschte Frequenz.
    [0017] Geradein der Verwendung in WLAN-Empfängern(Wireless Local Area Network Receivern), die OFDM-Signale zur Datenübertragungbenutzen, ist es notwendig, eine Frequenzverschiebung im Lokaloszillatorsignalin hoher Geschwindigkeit durchzuführen, um dadurch eine Umsetzungauf die Zwischenfrequenz 0 fehlerfrei zu gewährleisten.
    [0018] Einevorteilhafte Weiterbildung des Verfahrens ist dann gegeben, wenndas am gesteuerten Oszillator angelegte zweite Steuersignal durcheinen Digital-Analog-Wandler mit einem nachregelbaren Übertragungsfaktorgeführtwurde. Dies ist besonders dann zweckmäßig, wenn zwischen der eingestelltenFrequenz im Frequenzteiler des Phasenregelkreises und dem zweitenSteuersignal noch eine Drift besteht. Diese Drift kann durch denzusätzlichen nachregelbaren Übertragungsfaktorkompensiert werden.
    [0019] Indiesem Zusammenhang ist es also sinnvoll, wenn die Frequenzeinstellanordnungeinen Digital-Analog-Wandler umfasst, der mit seinem Ausgang anden zweiten Eingang des gesteuerten Oszillators und mit seinem Eingangan den zweiten Steuereingang angeschlossen ist. Der Digital-Analog-Wandlerweist in einer vorteilhaften Weiterbildung der Erfindung einen Nachstelleingangauf, um eine Amplitude des analogen Steuersignals zu verändern. Dadurchlässt sicheine ungenaue Steuerung nochmals regulieren. Alternativ kann auchein Digital-Analog-Wandlermit einem vorgeschaltetem digitalen Multiplizierer verwendet werden.
    [0020] Ineiner anderen Weiterbildung der Erfindung umfasst die Frequenzeinstellanordnungeinen Sigma-Delta-Modulator, dessen Eingang mit dem ersten und demzweiten Steuereingang und dessen Ausgang mit dem einstellbaren Frequenzteilergekoppelt ist. Das Ausgangssignal des Sigma-Delta-Modulators bildetsomit den Bruchteil des Teilerwertes für den Frequenzteiler.
    [0021] Weiterevorteilhafte Ausgestaltungsformen sind Gegenstand der Unteransprüche.
    [0022] Imfolgenden wird die Erfindung anhand eines Ausführungsbeispiels unter Zuhilfenahmeder Zeichnungen im Detail erläutert.Es zeigen:
    [0023] 1 einAusführungsbeispielder Erfindung,
    [0024] 2 einAusführungsbeispieldes erfindungsgemäßen Verfahrens,
    [0025] 3 einAusführungsbeispieleiner Verwendung in einem Empfängerpfad.
    [0026] 1 zeigteinen erfindungsgemäßen Phasenregelkreismit einem ersten Steuereingang 1, einem zweiten Steuereingang 2,einem Referenzeingang 3 sowie einem Signalausgang 4.Der Referenzeingang 3 ist zur Zuführung eines Referenzsignals mitder Frequenz fref an einen Phasenvergleicher 5 angeschlossen,dessen zweiter Eingang mit einem Rückführungspfad verbunden ist. EinAusgang 52 des Phasenvergleichers 5 ist über einSchleifenfilter 7 mit einem ersten Steuereingang 81 einesspannungsgesteuerten Oszillators 8 zur Einstellung seinerAusgangsfrequenz verbunden ist.
    [0027] DerPhasenvergleicher 5 vergleicht die Phase am Rückführungseingang 51 undam Eingang 3 anliegender Signale und erzeugt daraus einStellsignal, welches am Ausgang 52 abgegeben wird. Das Stellsignalwird überdas Schleifenfilter 7 gefiltert und an dem Steuereingang 81 zurEinstellung der Frequenz des Ausgangssignals des spannungsgesteuertenOszillators 8 zugeführtwird.
    [0028] DerAusgang des spannungsgesteuerten Oszillators 8 bildet denAusgang 4 des erfindungsgemäßen Phasenregelkreises undist zudem überden Frequenzteiler 9 in dem Rückführungspfad des Phasenregelkreisesmit dem Eingang 51 des Phasendetektors 5 verbunden.Das Teilerverhältnisdes Frequenzteilers 9 ist durch ein Signal an einem Stelleingangeinstellbar.
    [0029] DasAusgangssignal am Ausgang 4 des Phasenregelkreises wirdvon dem Stellsignal des Phasendetektors 5 stabil gehalten.Abweichungen oder Schwankungen, das sogenannte Phasenrauschen desOszillators werden ausgeregelt, indem der Phasendetektor 5 dieAbweichung ermittelt, das entsprechende Stellsignal am Ausgang abgibtund dies überdas Schleifenfilter 7 dem Steuereingang des Oszillatorszuführt.Um eine andere Ausgangsfrequenz des spannungsgesteuerten Oszillatorsund damit des Phasenregelkreises zu erreichen, muss am Stelleingangdes Frequenzteilers ein Stellsignal für eine Frequenzteilung miteinem anderen Teilerverhältniseingestellt werden.
    [0030] Dazusind digitale Steuersignale an den Eingängen 1 und 2 vorgesehen.Die Steuereingänge 1 und 2 führen zueinem Addierer. Der Addierer 10 addiert die an den Eingängen 1 und 2 anliegendendigitalen Signale. Das digitale Ausgangssignal entspricht dem Teilerverhältnis undenthälteinen ganzzahligen Anteil N sowie einen Bruchanteil DN. Sei beispielsweisedas Teilerverhältnis3,521. Dann ist der ganzahlige Anteil N=3, während der Bruchteil DN=521 darstellt.Das Teilerverhältnisergibt sich aus den beiden Steuersignalen und kann sowohl rein ganzzahlig sein,als auch nur einen reinen Bruchteil oder eine Kombination von beidementhalten.
    [0031] DerAddierer 10 führtden ganzzahligen Anteil N übereinen weiteren Addierer direkt dem Steuereingang des Frequenzteilers 9 zu.Der erste Addierer 10 ist außerdem an einen Sigma-Delta-Modulator 11 angeschlossen.Durch diesen Anschluss führtder Addierer 10 den Bruchanteil DN dem Sigma-Delta-Modulator 11 zu,der füreine Mittelwertsbildung ausgebildet ist und daraus den für den Frequenzteiler geeignetengebrochenen Anteil ΔNerzeugt. Der Ausgang des Sigma-Delta-Modulators 11 ist ebenfalls über denzweiten Addierer an den Steuereingang des Frequenzteilers 9 angeschlossen.Durch den ganzzahligen Anteil N und den gebrochenen Anteil ΔN ist somitam Frequenzteiler 9 jedes beliebige mittlere Teilerverhältnis einstellbar.Es ist zu beachten, dass das Teilerverhältnis bzw. die Steuersignalean den Eingängen 1 und 2 abhängig vonder Frequenz des an den Referenzeingang angelegten Referenzsignalsist. Ist diese Frequenz beispielsweise fest auf 10 MHz eingestellt,so muss das Teilerverhältnisbei einer gewünschtenAusgangsfrequenz von 25 MHz gleich 2,5 sein.
    [0032] DerSteuereingang 2 ist zudem an einen Digital-Analog-Wandler 12 angeschlossen,der ein am Steuereingang 2 anliegendes Signal in ein analoges Signalwandelt und dieses einem zweiten Stelleingang 82 des spannungsgesteuertenOszillators 8 zur Einstellung seiner Ausgangsfrequenz zuführt. Mit demzweiten Steuersignal am Steuereingang 2 wird somit derspannungsgesteuerte Oszillator direkt angesteuert und dessen Frequenzverändert.Im Ausführungsbeispielenthältder Spannungsge steuerte Oszillator zwei Stelleingänge 81 und 82.Es ist jedoch möglich,beide Stelleingängezu einem zusammenzufassen und das Stellsignal des Phasenvergleichers 5 unddas analoge Signal durch einen Addierer dem Stelleingang zuzuführen.
    [0033] DerDigital-Analog-Wandler 12 ist zudem für eine regelbare Verstärkung ausgangsseitigabgreifbarer Signale ausgebildet. Dazu weist er einen Steuereingangauf, an dem ein Signal zur Einstellung seiner Verstärkung zuführbar ist.Eine Amplitude des analogen Ausgangssignals des Wandlers 12 istso in Abhängigkeitvon dem zugeführtenSteuersignal veränderbar.
    [0034] Ineinem normalen Betriebsmodus wird dem erfindungsgemäßen Phasenregelkreis über den Steuereingang 1 einSignal fürseine nominelle Frequenzeinstellung des Ausgangssignals zugeführt. Beieinem Einsatz in einem OFDM-Empfängerist dies beispielsweise ein Steuersignal für die Senderfrequenz des zuverwendenden Kanals. Der Addierer 10 erzeugt daraus einrationales Teilerverhältnismit einem ganzzahligen Wert N und einem gebrochenen Wert DN, welcher über denSigma-Delta-Modulator 11 inden gebrochenen Anteil ΔNumgewandelt wird. Die beiden Signalanteile werden als Teilerverhältnis demFrequenzteiler 9 zugeführt.Nach einem Einrasten des Phasenregelkreises erzeugt der spannungsgesteuerteOszillator 8 am Ausgang ein Signal mit der durch die amSteuereingang 1 eingestellte Frequenz. Für die Kompensationeines Frequenzoffsets im OFDM-Empfängerpfad muss der erfindungsgemäße Phasenregelkreismöglichstschnell seine Ausgangsfrequenz ändern.
    [0035] EineNachregelung des Phasenregelkreises durch eine Veränderungdes Teilerverhältnissesam Frequenzteiler 9 ist hierfür jedoch nicht schnell genug.Aus diesem Grund wird der einzustellende Frequenzoffset mit Hilfedes Steuersignals am Steu ereingang 2 sowohl dem Addierer 10 wieauch dem Digital-Analog-Wandler 12 zugeführt. Dieserwandelt das Signal in ein analoges Steuersignal und legt es direktan den zweiten Steuereingang 82 des spannungsgesteuertenOszillators 8 an. Die Ausgangsfrequenz des Oszillatorsverändertsich gemäß dem anliegendenSteuersignal. Gleichzeitig erzeugt der Addierer 10 einneues rationales Teilerverhältnisaus dem nunmehr am Steuereingang 1 anliegenden Kanaleinstellsignalund dem Frequenzoffsetsignal am Steuereingang 2. Die vomAddierer 10 und dem mit einem Sigma-Delta-Modulator 11 erzeugtenTeilverhältnisseN und ΔNwerden addiert und dem Frequenzteiler 9 als neues Frequenzteilerverhältnis zugeführt.
    [0036] Durchdas analoge Steuersignal am zweiten Steuereingang des spannungsgesteuertenOszillators 8 erzeugt dieser bereits ein neues Ausgangssignal,welches im Rückführungspfaddem Frequenzteiler 9 zugeführt wird. Dieser teilt es nungemäß dem neuenTeilerverhältnisund führtes seinerseits dem Phasendetektor zum Vergleich mit dem Referenzsignalzu. Ist die durch das analoge Steuersignal eingestellte Ausgangsfrequenzdes neuen Ausgangssignals die gewünschte, so erzeugt der Phasendetektor 5 mitdem neu eingestellten Frequenzteilerverhältnis kein weiteres Stellsignal.Der Regelkreis ist auf der neuen Frequenz eingerastet.
    [0037] Existierteine Abweichung zwischen dem Ausgangssignal am Ausgang 4 unddem durch das neue Teilerverhältniseingestellten Signal, erzeugt der Phasendetektor 5 einSteuersignal. Der Phasenregelkreis regelt auf das durch den Frequenzteiler 9 eingestellteSignal hin. Daraus ergibt sich eine geringe Drift nach Anlegen desanalogen Steuersignals.
    [0038] DieseDrift wird mit geeigneten Mitteln gemessen. Daraus wird ein zusätzlichesSteuersignal erzeugt und dem Digital-Analog-Wandler 12 als Verstärkungsfaktorzugeführt,um die falsche Offset-Einstellung zu kompensieren.
    [0039] 2 zeigtein Ausführungsbeispieldes erfindungsgemäßen Verfahrens,wie es bevorzugt in WLAN-OFDM-Empfängern mit einer Zwischenfrequenzumsetzungauf die Zwischenfrequenz 0 eingesetzt wird. Der erfindungsgemäße Phasenregelkreis kommtdabei als Lokaloszillator zur Erzeugung eines Lokaloszillatorsignalsfür dieFrequenzumsetzung auf die Zwischenfrequenz 0 zum Einsatz.
    [0040] Ineinem ersten Schritt 1 wird das Lokaloszillatorsignal,das durch das Signal am Ausgang 4 gegeben ist, auf eineSenderfrequenz mit Hilfe eines Kanaleinstellsignals eingestellt,das ein bestimmtes Teilerverhältnisangibt. Die Senderfrequenz des Frequenzkanals ergibt sich dabeiaus dem Standard. Eine Umsetzung eines empfangenen OFDM-Signals wirddaher anfangs mit diesem Lokaloszillatorsignal vorgenommen. Dasumgesetzte Signal wird aufbereitet, digitalisiert und weiteren Signalverarbeitungsschaltungenzugeführt.
    [0041] Für OFDM-Empfänger istgemäß dem W-LAN-Standard802.11a weiterhin vorgesehen, bei einem Signalempfang einen Frequenzversatzzwischen der vom Standard vorgesehenen und von dem Kanaleinstellsignaleingestellten Frequenz und der Frequenz des empfangenen Signalszu detektieren. Ein solcher Frequenzversatz kann durch verschiedene äußere Effektehervorgerufen werden, beispielsweise Dopplereffekt, aber auch durcheinen Versatz in der Sendefrequenz des Senders.
    [0042] EineDetektion und Korrektur des Versatzes erfolgt am Anfang eines Signalburstseines 802.11a Datenpaketes, wofürnach dem Standard maximal 16 μsvorgesehen sind. Ein vorhandener Frequenzversatz wird in Schritt 2 detektiertund daraus ein Frequenzversatz zur Kompensation errechnet. Dieser Versatzwird als Steuersignal zugeführt.Aus dem Kanaleinstellsignal und dem Steuersignal ergibt sich ein neuesTeilerverhältnis.
    [0043] InSchritt 3 wird das Steuersignal an einen Digital-Analog-Wandler angelegt,der daraus ein analoges Steuersignal zur Frequenzeinstellung eines spannungsgesteuertenOszillators des Phasenregelkreises generiert. Gleichzeitig erzeugtein Addierer aus dem Kanaleinstellsignal und dem Steuersignal, welchesden Frequenzoffset darstellt, ein neues rationales Teilerverhältnis. Dasneue Teilerverhältnis wirdfür dieEinstellung des Phasenregelkreises verwendet und einem Frequenzteilerin einem Rückwärtspfadzugeführt.Durch das gleichzeitige Anlegen des analogen Steuersignals sowieeines neuen Teilerverhältnisseswird in Schritt 4 ein neues Lokaloszillatorsignal erzeugt,welches um den gemessenen Frequenzoffset verschoben ist. Die Abweichung zwischender nunmehr eingestellten Frequenz und der Sollfrequenz, die durchdas Teilerverhältnisvorgegeben ist, wird ermittelt. Daraus wird in Schritt 5 einSteuersignal zur Kompensation dieser Abweichung erzeugt, das aneinen Stelleingang des Digital-Analog-Wandlers angeschlossen ist.
    [0044] DieGeschwindigkeit der Einstellung des Regelkreises auf die neue Frequenzdurch das direkte Anlegen des einen Frequenzoffset darstellenden Steuersignalsist dabei so hoch, dass im empfangenen Signal der Frequenzversatzvor Beginn eines Nutzsignals kompensiert werden kann. Datenverlusteim späte renNutzsignal bei der Umsetzung auf die Zwischenfrequenz 0 können sovermieden werden.
    [0045] Durchdie Frequenzverschiebung des Lokaloszillatorsignals wird ein Frequenzoffsetim empfangenen Signal kompensiert. Ein im Empfängerpfad vorhandener Gleichstromanteilkann somit ohne Probleme übereine schnelle Fouriertransformation unterdrückt werden. Neben dem Einsatzin OFDM-Receivern ist der erfindungsgemäße Phasenregelkreis vor allemfür Lokaloszillatoreneinsetzbar, bei denen eine Frequenzumschaltung des Ausgangssignals möglichstschnell erfolgen soll. Ein Frequenzversatz im Ausgangssignal kanndurch direkte Zuführungdes zweiten Steuersignals an den Oszillator besonders schnell erreichtwerden.
    [0046] EinenAusschnitt eines Empfangspfades eine OFDM-Empfängers mit dem erfindungsgemäßen Phasenregelkreiszeigt 3. Der Empfangspfad 95 umfasst eine Einrichtungzur Detektion 94 eines Frequenzversatzes, die mit einemStellausgang 942 mit dem zweiten Steuereingang 2 deserfindungsgemäßen Phasenregelkreises 91 verbunden ist.Ein am Eingang 951 des Empfangspfades angelegtes Signalwird in einer Umsetzeinrichtung 92 auf die Zwischenfrequenz0 umgesetzt. Dazu verwendet die Umsetzeinrichtung 92 einLokaloszillatorsignal, das von dem erfindungsgemäßen Phasenregelkreis 91 anseinem Ausgang 4 erzeugt wurde. Die Frequenz des Lokaloszillatorsignalsergibt sich aus dem Kanaleinstellsignal am Eingang 1. Weistdas auf die Zwischenfrequenz 0 umgesetzte Signal einen Frequenzversatzauf, so wird die in einer Detektionseinrichtung 94 detektier.Diese ist mit ihrem Eingang an den Ausgang der Umsetzeinrichtung 92 angeschlossen.Aus dem Frequenzversatz erzeugt die Detektionseinrichtung 94 einSteuersignal. Dieses wird der Umsetzeinrichtung 92 am zweitenSteuereingang 2 zugeführt.
    [0047] Dererfindungsgemäße Phasenregelkreis stelltdie neue Frequenz sehr schnell ein und kompensiert so den aufgetretenenFrequenzversatz. Das empfangene Signal wird nun mit Hilfe des frequenzverschobenenLokaloszillatorsignals so umgesetzt, dass ein im Empfängerpfadvorkommender Gleichsignalanteil auf der nicht verwendeten Centerfrequenz 0liegt. Das umgesetzte Signal kann dann in der ebenfalls mit demAusgang der Umsetzeinrichtung verbundenen Demodulationseinrichtung 93 weiterverarbeitetwerden.
    1,2: Steuereingang 3: Referenzeingang 4: Signalausgang 5: Phasendetektor 51: Rückführungseingang 52: Steuerausgang 7: Schleifenfilter 8: spannungsgesteuerterOszillator 9: Frequenzteiler 10: Addierer 11: Sigma-Delta-Modulator 12: Digital-Analog-Wandler 13: Frequenzeinstellanordnung 81: ersterStelleingang 82: zweiterStelleingang
    权利要求:
    Claims (17)
    [1] Phasenregelkreis für eine schnelle Frequenzumschaltung,umfassend: – einePhasenvergleichsschaltung (5) mit einem Referenzeingang(3), einem Rückführungseingang(51) und mit einem Ausgang (52), der zur Einstellungeiner Frequenz eines gesteuerten Oszillators (8) mit diesemgekoppelt ist; – einenzwischen einen Ausgang des gesteuerten Oszillators (8)und Rückführungseingang(51) geschalteten Frequenzteiler (9) mit einemeinstellbaren Teilerverhältnis; – eine miteinem Stelleingang des einstellbaren Frequenzteilers (9)gekoppelte Frequenzeinstellanordnung (13) mit einem erstenSteuereingang (1) zur Zuführung eines Frequenzeinstellsignalsund mit einem zweiten Steuereingang (2) zur Zuführung einesFrequenzverschiebungssignals, wobei die Frequenzeinstellanordnung(13) zur Abgabe eines Stellsignals (N, ΔN) zur Einstellung des Teilerverhältnissesaus eingangsseitig anliegenden Signalen ausgebildet und der zweiteSteuereingang (2) zur Veränderung der Frequenz mit demgesteuerten Oszillator (8) gekoppelt ist.
    [2] Phasenregelkreis nach Anspruch 1, dadurch gekennzeichnet,dass der erste Steuereingang (1) und der zweite Steuereingang(2) der Frequenzeinstellanordnung (13) zum Empfangdigitaler Signale ausgebildet sind.
    [3] Phasenregelkreis nach einem der Ansprüche 1 bis2, dadurch gekennzeichnet, dass die Frequenzeinstellanordnung (13)einen Digital-Analog-Wandler (12)umfasst, der mit seinem Ausgang an den gesteuer ten Oszillator (8)und mit seinem Eingang an den zweiten Steuereingang (2)angeschlossen ist.
    [4] Phasenregelkreis nach Anspruch 3, dadurch gekennzeichnet,dass der Digital-Analog-Wandler (12) einen Nachstelleingangfür eineVeränderungeiner Amplitude eines analogen Ausgangssignals umfasst.
    [5] Phasenregelkreis nach Anspruch 3, dadurch gekennzeichnet,dass dem Digital-Analog-Wandler (12) ein digitaler Multipliziererfür eineVeränderung derAmplitude des analogen Ausgangssignals des Digital-Analog-Wandlers(12) vorgeschaltet ist.
    [6] Phasenregelkreis nach einem der Ansprüche 1 bis5, dadurch gekennzeichnet, dass dem ersten und zweiten Steuereingangder Frequenzeinstellanordnung (13) eine Signalverarbeitungsschaltung(10) zur Bereitstellung eines Stellsignals nachgeschaltetist, die mit dem Stelleingang des einstellbaren Frequenzteilers(9) gekoppelt ist.
    [7] Phasenregelkreis nach einem der Ansprüche 1 bis6, dadurch gekennzeichnet, dass die Frequenzeinstellanordnung (13)einen Sigma-Delta-Modulator (11)aufweist, dessen Eingang mit dem ersten (1) und dem zweitenSteuereingang (2) und dessen Ausgang mit dem einstellbarenFrequenzteiler (9) gekoppelt ist.
    [8] Verfahren zur Frequenzumschaltung in einem Phasenregelkreis,umfassend die Schritte: – Bereitstelleneines Phasenregelkreises; – Anlegeneines Stellsignals an einen einstellbaren Frequenzteiler des Phasenregelkreiseszum Einstellen eines Teilerverhältnissesdes Frequenzteilers; – Erzeugeneines Regelsignals zur Regelung einer Ausgangsfrequenz eines gesteuertenOszillators umfassend ein Vergleichen der Phase eines Referenzsignalsmit einer Phase eines von einem Ausgangssignal des gesteuerten Oszillatorsabgeleiteten Signals; – Anlegendes Regelsignals an den gesteuerten Oszillator; – Anlegeneines Steuersignals an den gesteuerten Oszillator des Phasenregelkreiseszur Umschaltung der Ausgangsfrequenz des gesteuerten Oszillators umeinen Frequenzoffset.
    [9] Verfahren nach Anspruch 8, dadurch gekennzeichnet,dass ein Anlegen des Stellsignals die Schritte umfasst: – Erzeugeneines ersten Stellsignals aus einem Kanaleinstellsignal; – Anlegendes ersten Stellsignals an den einstellbaren Frequenzteiler zurEinstellung des Teilerverhältnisses; – Erzeugeneines zweiten Stellsignals aus einem Kanaleinstellsignal und demSteuersignal; – Anlegendes zweiten Stellsignals an den einstellbaren Frequenzteiler zurEinstellung des Teilerverhältnisses.
    [10] Verfahren nach Anspruch 9, dadurch gekennzeichnet,dass das Steuersignal zur Erzeugung des zweiten Stellsignals auseinem Frequenzoffset eines mit Hilfe des Ausgangssignals des Phasenregelkreisesfrequenzumgesetzten Signals ermittelt wird.
    [11] Verfahren nach Anspruch 9 oder 10, gekennzeichnetdurch ein – Bestimmeneiner Abweichung zwischen einem idealen Frequenzsprung der Ausgangsfrequenzdes gesteuerten Oszillators nach Anlegen des Steuersignals und einemtatsächlichenFrequenzsprung der Ausgangsfrequenz des gesteuerten Oszillatorsnach Anlegen des zweiten Stellsignals; – Erzeugen eines Nachregelsignalszur Kompensation der Abweichung;
    [12] Verfahren nach einem der Ansprüche 9 oder 10, dadurch gekennzeichnet,dass die Abweichung durch Auswertung von mit Hilfe des Ausgangssignals desPhasenregelkreises umgesetzter Signale ermittelt wird.
    [13] Verfahren nach einem der Ansprüche 8 bis 12, dadurch gekennzeichnet,dass das Anlegen des Steuersignals den Schritt eines Digital-Analog-Wandelns miteinem Übertragungsfaktorumfasst, wobei der Übertragungsfaktoreine Amplitude des Steuersignals verändert.
    [14] Verwendung eines Phasenregelkreises nach einem derAnsprüche1 bis 7, dadurch gekennzeichnet, dass der Phasenregelkreis in einemEmpfänger für die Erzeugungeines Lokaloszillatorsignals für eineUmsetzeinrichtung verwendet wird, welche die von dem Empfänger empfangenenSignale auf eine Zwischenfrequenz umsetzt.
    [15] Verwendung nach Anspruch 14, dadurch gekennzeichnet,dass die empfangenen Signale als OFDM-Signale ausgebildet sind.
    [16] Verwendung nach einem der Ansprüche 14 bis 15, dadurch gekennzeichnet,dass das von dem Phasenregelkreis erzeugte Lokaloszillatorsignalbei der Frequenzumsetzung zur Kompensation eines Frequenzoffsetseines empfangenen Signals verwendet wird.
    [17] Verwendung nach einem der Ansprüche 14 bis 16, dadurch gekennzeichnet,dass die Zwischenfrequenz die Frequenz 0 aufweist.
    类似技术:
    公开号 | 公开日 | 专利标题
    US7352249B2|2008-04-01|Phase-locked loop bandwidth calibration circuit and method thereof
    KR101012510B1|2011-02-08|자동적인 주파수 동조를 구비한 위상 고정 루프
    US7532873B2|2009-05-12|DC offset cancellation in a zero IF receiver
    EP2027649B1|2010-11-17|System und verfahren zur bereitstellung eines senders zur polaren modulation und zur linearisierung eines stromverstärkers
    US6927611B2|2005-08-09|Semidigital delay-locked loop using an analog-based finite state machine
    US7538623B2|2009-05-26|Phase locked loop modulator calibration techniques
    US6219333B1|2001-04-17|Method and apparatus for synchronizing a carrier frequency of an orthogonal frequency division multiplexing transmission system
    US7558543B2|2009-07-07|Radio frequency tuner
    KR100884170B1|2009-02-17|위상동기루프용 디지털 위상 검출기
    CA2506192C|2011-04-05|Transmitting stage
    US8909065B2|2014-12-09|Adjustable delayer, method for delaying an input signal and polar transmitter
    US6023491A|2000-02-08|Demodulation apparatus performing different frequency control functions using separately provided oscillators
    US7126429B2|2006-10-24|Digital phase locked loop with selectable normal or fast-locking capability
    US20100090731A1|2010-04-15|Self-calibration method for a frequency synthesizer using two point fsk modulation
    US7769358B2|2010-08-03|Radio system, radio transmitter, and radio receiver
    US8004322B2|2011-08-23|Synchronization scheme with adaptive reference frequency correction
    US6760577B2|2004-07-06|Alignment methods and apparatus for I/Q phase and amplitude error correction and image rejection improvement
    JP4629310B2|2011-02-09|位相同期回路
    US8315559B2|2012-11-20|Transmitter and control method for transmitting and calibrating a phase signal and an amplitude signal
    US7383028B2|2008-06-03|Timing adjustment method for wireless communication apparatus
    EP2100378B1|2011-04-20|Digitalgesteuerter analogfrequenzsynthesizer
    US20040196924A1|2004-10-07|Radio transmitter architecture comprising a PLL and a delta-sigma modulator
    US5107522A|1992-04-21|Automatic frequency control circuit
    JP2011510555A|2011-03-31|Ｍｉｍｏ通信システムにおけるビーム形成
    US7787835B2|2010-08-31|Radio receiver and radio transmitter
    同族专利:
    公开号 | 公开日
    DE102004010365B4|2006-11-09|
    US20070060090A1|2007-03-15|
    US7567644B2|2009-07-28|
    WO2005086354A1|2005-09-15|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    2005-09-22| OP8| Request for examination as to paragraph 44 patent law|
    2007-05-10| 8364| No opposition during term of opposition|
    2018-10-02| R119| Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee|
    优先权:
    申请号 | 申请日 | 专利标题
    DE200410010365|DE102004010365B4|2004-03-03|2004-03-03|Phasenregelskreis, Verfahren zur Frequenzumschaltung in einem Phasenregelkreis und Verwendung des Phasenregelkreises|DE200410010365| DE102004010365B4|2004-03-03|2004-03-03|Phasenregelskreis, Verfahren zur Frequenzumschaltung in einem Phasenregelkreis und Verwendung des Phasenregelkreises|
    PCT/DE2005/000361| WO2005086354A1|2004-03-03|2005-03-03|Phasenregelkreis, verfahren zur frequenzumschaltung in einem phasenregelkreis und verwendung des phasenregelkreises|
    US11/514,521| US7567644B2|2004-03-03|2006-09-01|Phase-lock loop, method for frequency switching in a phase-lock loop, and use of said phase-lock loop|
    [返回顶部]